# Распределённая плоскость упраления (Distributed Control Plane)

В случае распределённой архитектуры Control Plane на интерфейсной плате также могут располагаться ЦПУ и оперативная память. В этом случае большую часть работы на Control Plane может выполнять местный ЦПУ, разгружая тот, что расположен на управляющей плате.

**Так выглядит PFE на Juniper**

Под большим квадратным радиатором в центре скрывается Forwarding ASIC (FE), под тем, что поменьше слева — TCAM. Под ASIC — блок памяти RAM на 512 МБ для хранения Hard Tables.\
Синяя шайба — это CPU распределённого Control Plane. Чуть слева память Flash, а ниже — RAM (это не Soft Tables, а оперативка для хранения временных данных).\
Рядом же батарейка. То есть тоже вполне себе компьютер.

![](https://3903873742-files.gitbook.io/~/files/v0/b/gitbook-legacy-files/o/assets%2F-LIgRTPaaN7wUujKIWEz%2F-LKBX3G4rLabhFHw-tW6%2F-LKBfUDkfPyjUB3en7Cv%2Fimage.png?alt=media\&token=16abed59-23d9-4d6d-89a7-c2f3c35f48c2)

Это часть линейной карты реализующая логику — как видите, на ней нет портов.

Отдельно в другой слот вставляются интерфейсные платы:

![](https://3903873742-files.gitbook.io/~/files/v0/b/gitbook-legacy-files/o/assets%2F-LIgRTPaaN7wUujKIWEz%2F-LKBX3G4rLabhFHw-tW6%2F-LKBfZ1hLsIHNlLbtSXX%2Fimage.png?alt=media\&token=df1d707c-7236-4745-b45e-f0dab6dec5b6)

![](https://3903873742-files.gitbook.io/~/files/v0/b/gitbook-legacy-files/o/assets%2F-LIgRTPaaN7wUujKIWEz%2F-LKBX3G4rLabhFHw-tW6%2F-LKBfa5yvvMiZ7euIo0u%2Fimage.png?alt=media\&token=09319fe9-0183-4a53-82bf-be04a7d4e656)
